Bueno pero ahora que lo pienso bien el cache no seria un gran problema ya que se puede manejar igual que en los procesadores multinucleos actuales es decir asignando x cantidad de cache por hilo posible de igual manera que actualmente cada core tiene un cache asignado.
si y no. asignar caché a procesadores independientes no es problema, el problema es asignarlo dinámicamente mientras el procesador está en ejecución. y en nivel L1. los demás niveles si porque no estan intrinsecamente acoplados al cpu (varia de diseño a diseño con el L2)
Pues a mi me interesa, siempre he tenido la duda de que put@$ tenia ese micro que se le afamo tanto y porque se decidió abandonar la idea de darle otros usos aparte del PS3 que es lo que se pretendía al principio
el cell es de hecho una arquitectura muy moderna e inteligente. acordate que el problema de los x86 es que su diseño data de los años 70 y solamente han construido alrededor de ese diseño para superar sus deficiencias. el cell por otro lado es viendolo desde su arquitectura parcialmente nuevo y su forma de programarse totalmente nuevo.
el cell en pocas palabras es el procesador que vos habias imaginado antes. para empezar, tiene un core distinto a los otros, uno de ellos es un procesador PowerPC capaz de gestionar dos threads. este se le conoce como el PPE o Power processor element. este sirve de jefe y arbitro entre la parte totalmente nueva del cell que son los SPE o "synergistic processor elements" dependiendo del tipo de cell pueden ser n cantidad de elementos SPE. incluso la tecnologia permite que podas conectar varios equipos (pueden ser PS3 por ejemplo) que tengan un procesador cell y crear una red de SPE's y asi poder usar los recursos de varios equipos distintos como que fueran uno solo procesador gigante.
básicamente el cell funciona asi: el cpu power pc es el encargado de balancear la carga entre SPEs, el estado de cada uno, ver en que momento de la ejecucion del codigo estan y sincronizarlos si lo necesitan; no es exactamente lo mismo pero podes ver como que cada SPE puede manejar un thread. ahora, cuando el PPE determina que un proceso va a usar demasiados recursos, este puede ordenar que dos o más SPE se concatenen y creen una unidad o un "core" más grande, efectivamente haciendo lo que vos te habias fumado.
obviamente, las arquitecturas x86 no cuentan con un core maestro que domine a los otros y los coordine y obviamente los programas tampoco estan escritos para depender de ese core maestro.
ah se me olvidaba, el cell tambien es un procesador RISC a diferencia del x86 original que era CISC y los x86 modernos que son hibridos RISC/CISC lo cual ayuda un VERGO a que puedan decodificar mas instrucciones por clock.
